반도체 8대 공정 [1-2]

① 강의를 통해 배운 내용을 정리해주세요! (200자 이상)

PART1

DRAM에 이어서 NAND FLASH를 알아보도록 하겠습니다.

오른쪽 구조가 NAND 왼쪽이 nMOS입니다.

nMos는 전자의 이동도가 빨라서 속도가 빠르다.

 

부유게이트의 구조는 일반적인 nMOS와 비슷하게 생겼는데

층간 절연막과 터널 산화막이 존재한다.

 

부유 게이트의 구조를 알아보면 

C로 표현하는데 셀을 선택하는 (X address)를 선택하는 게이트

부유게이트는 전자를 저장하는 저장소이다.(n+로 도핑된 다결정 실리콘)

비휘발성의 이유

4면이 유전체&절연체로 쌓여있어서 안에 있는 전자들이 충분한 

에너지를 받기 전까지 전자들이 빠져나올 수 없다.

 

층간 절연막은 제어 게이트로 이탈을 방지한다.

 

터널 산화막은 고전계에서 전자가 통과하는 산화막이다.(통로로 이용됨)

저전계로 이용할 때는 기판에 있는 전자가 이탈하는 것을 방지한다.

 

셀 어레이를 다뤄보도록 하자

오른쪽 그림을 보면 NAND와 NOR이 어디서 유래되었는가?

그냥 로직 회로에서 따왔다

 

NMOS가 직렬로 연결되면 NAND

NMOS가 병렬로 연결되면 NOR

 

NAND Cell Array는 셀들이 직렬로 연결되어있는 상태다

DSL이라는 것이 있고 SSL CSL이 존재한다.

DSL이 ON 되면 묶음들이 선택된다.

CSL은 그라운드 되어있는 소스와 연결되어있다. 

 

동일 WL에 연결된 Cell의 집합을 Page라고 하고

읽기 및 프로그램 최소 단위

 

String은 DSL과 SSL 사이에 직렬연결된 cell

읽기 쓰기의 입출력 path

 

Block은 page size x Page 수 

소거 단위

cell size는 NAND는 4F^2

NOR은 ~10F^2

 

NAND는 순차적으로 읽어야 하고

NOR은 RANDOM 하게 읽을 수 있다

 

그렇기 때문에 RANDOM 리드할 때는 빠르지만 

PGM/ERASE는 느리다

 

프로그램이라고 하는 것은 플로팅 게이트에 전자를 넣는 동작

읽는 작업은 전자를 빼내는 작업이다.

 

소스 드레인 서브 게이트는 0으로 만들어 놓고

게이트에 18V의 높은 전압을 인가를 한다.

터널 옥사이드를 통해서 플로팅 게이트로 올라오게 되고 

FN 터널링이라고 한다. (파울러 노드 하임)

->산화막이 두꺼운 상태에서도 게이트에 높은 전압을 걸었으니까

게이트의 밴드갭이 내려가게 되고 상대적으로 oxide가 얇게 느껴진다=> 플로팅 게이트의 

컨덕션 밴드로 이동하게 된다.

 

기판에 있던 전자가 플로팅 게이트로 올라간다.

 

소거 과정에서는 기판 쪽 밴드가 내려오게 되고 

전자가 플로팅 게이트에서 기판으로 빠져나가게 된다.

 

소거 셀 혹은 프로그램 셀을 

MOSFET처럼 동작을 시키면 

Field Effect trangister

게이트에 +3V를 걸었다. 

게이트에 유도된 +3개의 전하와

똑같은 량의 극성이 다른 -전하가 생긴다

이것을 필드 이펙트라고 하는 것이다.

 

읽기 위해서 게이트에 3V를 걸었으면 

소거 셀에서는  3개와 똑같은 전하량을 가지면서 극성이 반대인 전자가

채널에 생길 수밖에 없다.

Vth 이상이 되어서 드레인에서 소스로 전자가 이동을 한다.

=> 전류가 흐른다.

반대로 이미 플로팅 게이트에 충전되어있어서

기판에 한 개의 전자밖에 유도가 안된다==> Vth를 넘지 못해서 ON이 안된다.

=> 전자가 흐르지 못하고 전류가 흐르지 못한다.

 

문턱 전압의 분포가 좁으면 좁을수록 우수한 셀이다.

101010을 저장할 때

한셀에 데이터가 하나만 들어간다=>6개의 셀이 필요하다.

MLC는 한방에 10을 쓸 수가 있어서 방이 3개만 필요하다.

TLC는 한 번에 3비트를 저장할 수 있다.=> High density

 

플로팅 ㄱ게이트에 프로그램한 전하량 Vt를 컨트롤하면서 

각상태에서 전자의 개수에 의한 문턱전압의 분포가 좁아야 한다.

 

셀 수는 동일하지만 각상태에서의 들어가 있는 전자의 개수를 컨트롤하면서

MLC나 TLC를 구현해서 고용량으로 구현 가능하다.

 

SLC는 한 번만 읽어주면 된다.

MLC는 프로그램 셀이 3개가 있어야 한다. 00 01 10 11

TLC는 7번 해줘야 한다.

 

Write 동작도 마찬가지다. 

==> 리드 라이트 동작이 느려진다.

 

최근에 2D-> 3D로 간다.

전자를 저장하는 저장소가 플로팅 게이트

charge Trap 형은 SiN 질화막(부도체)에 저장한다.

 

전도체에 저장하느냐?

자유전자 형태로 돌아다닌다.

 

부도체에 저장하느냐?

전자를 포획하는 trap site에 저장되어있다.

구멍이 있다는 의미다.

 

플로팅 게이트에서는 게이트 두께가 두꺼워야 한다.

질화막의 두께는 얇아도 된다. 

 

FN 터널링 메커니즘을 동일하게 이용한다.

 

차지는 자유전자를 저장하고

산화막에서는 Trap electorn을 저장한다.

 

PGM의 분포가 플로팅 게이트는 큰 반면에

=> 간섭 효과가 크다 

 

Charge Trap은 Vt 분포가 작다.

=>간섭 효과가 작다.

 

바이어스가 플로팅 게이트에서는 높아야 된다

터널 옥사이드 두께가 얇으면 쉽게 빠져나가기 때문에

 

차지가 트랩 된 형태에서는 움직이지 못해서 터널 옥사이드 두께를 낮춰줘도 된다.

 

Endurance(여러 번 썼을 때 신뢰성)

여러번 썼을 때 Trap 될 확률에 의해 신뢰성이 낮아질 수 있다.

 

 

3D NAND가 출현했는데 

2D NAND의 스케일링 한계 때문에 그렇다.

 

플로팅 게이트에서 전자의 개수가 감수한다.

Cell 간 간섭으로 인한 불량이 발생

=> 셀 간의 간격을 띄워줄 필요성이 생겼다.

그대로 90도로 세워서 원통형 구조가 존재한다.

층수가 증가해서 셀의 집적도 향상

층간 간격이 증가해서 2D에서의 패턴 간 간격이 줄어든다.

 

 

PART 2

반도체 생태계를 알아보자.

설계자가 설계하고

설계 정보가 마스크에 실리게 되고

웨이버 FAB이라는 공정에 마스크 하고 8대 공정을 

반복 진행시킨다. 

공정이 끝나고 나면 

 

Electrical Die seting

불량칩을 선별하고 

 

개별적으로 조립하고 테스트까지 하는 과정을 거친다.

 

이 모든 과정을 수행하는 회사를 IDM

 

규암을 정제해서 정제된 다결정 실리콘을 만들고

융 광로에 녹여서 단결정 실리콘 seed로 만들고

단결정을 성장시키면 실리콘 결정으로 성장한다.

 

단결정 실리콘 잉곳을 형성하고

 

다이아몬드 와이어로 잉곳 슬라이싱(자른다)

 

그 후에 손상 입은 부분을 화학적 식각으로 없애고

거울처럼 딴딴하게 polishing 한다.

 

포토 공정

설계자가 설계한 반도체 회로 정보를 담고 있는 마스크 상의 패턴을 

PR이 도포되어 있는 웨이퍼에 전사시키는 공정이다.

 

PR은 고분자 수지에 광 감응제를 바른 끈적끈적한 액체(?) 같은 것이다.

 

음성 PR과 

양성 PR이 존재한다.

 

음성 PR은 가교에 의해서 연결이 강화되고

양성 PR은 연결한 부분이 끊긴다.

 

서로 반대의 톤을 갖는다

박막의 전부 또는 일부를 제거하는 것이다.

감광제로 덮여 있는 부분을 제외한 부분을 제거해서

원하는 부분을 제거해준다.

 

습식 식각과 건식 식각이 존재한다.

습식 식각은 액상 화학 약품을 사용하는 반면 

 

건식 식각은 플라스마 안에서 만들어지는 이온이나 활성종을 이용한다.

 

습식 식각은 등방성으로 사방으로 식각이 된다.

건식 식각은 방향성을 가져서 미세하게 식각이 된다.

 

박막 공정은 웨이퍼 위에 얇은 막을 입히는(증착)하는 과정이다.

반도체 절연체 금속 전도체 모든 물질을 CVD 박막으로 증착 가능하다.

화학 기상 증착은 반응로에 반응 가스를 넣어서 에너지나 열 플라스마를 받으면

가스 중 일부가 확산해서 내려오게 되고 웨이퍼와 화학반응을 일으켜서 

박막이 형성되고 기체 반응 부산물을 빠져나가게 된다.

 

열에너지를 사용하는 것은 상압과 저압에서 

플라스마 에너지를 이용하는 것은 PE-CVD

 

물리 증착은 아르곤 가스를 집어넣어서 강한 전기장을 

+-를 걸어주면 electron이 아르곤 중성 원자를 때린다.

중성 원자에서 전자가 하나 튀어나오고 이온이 된다.

이온은 +차지를 가지고 있기 때문에 강한 음전 압에 끌려가서 

알루미늄 판을 때리게 되면 스퍼터링 현상이 일어나서

알루미늄이 떨어져 나오게 돼서 웨이퍼 표면에 증착이 된다.

==> sputtering 공정

금속 배선 공정

반도체 소자에 전원을 공급하고 상호 신호 전달을 위한 목적으로, 금속 박막을 증착하고 

패터닝하여 전극 또는 배선으로 사용하는 공정을 금속 배선 공정이라 한다.

트랜지스터들이 있으면 상호 연결한다거나 전원을 연결하는 등 

 

웨이퍼 부착성이 우수

전기저항이 낮아야 하며

열적 화학적 우수성

패턴 형성 용이성

낮은 가격

신뢰성

TiM, TaN=> 확산 방지층

AL, W, CU=> 배선

3족이나 5족 원소를 넣어서 도핑을 시켜주는 것이다. 

이것을 높은 에너지의 이온화된 상태로 만들어서 웨이퍼 내에 주입시켜 반도체가

특정한 전기적 특성을 갖도록 만든다. 

 

웨이퍼 표면에서 수직으로 이동한 거리:Rp

이온 분포 가우스 분포를 갖게 되고

표준 편차되는 지점에서 델타 Rp

세 가지 값을 알면 어떤 농도를 가지고 주입이 되었는지 알 수 있다.

실리콘을 산화시키는 공정이다.

습식 산화와 건식 산화가 존재한다.

 

습식 산화는 증착에 의한 공정이다.

건식 산화는 산소가 실리콘과 직접 반응을 해서 O2층이 생기는 것이다.

산화막 층이 성장이 되는데 산소가 실리콘 산화막을 뚫고 확산돼서

실리콘과 반응해서 실리콘 산화막이 형성된다.

즉 성장하기 위해서 산화막을 뚫고 들어가야 돼서 성장 시간이 줄어든다.

 

단차, 요철 등이 생길 수가 있는데 가능하면 평평하게 만들어주는 것이 CMP 공정이다.

화학적 변화를 주어 기계적으로 Polishing 하는 작업이다.

화학적&기계적 연마

 

Cleaning 공정은 불순물들은 물리 혹은 화학적 방법을 이용해서 제거하는 것이다.

습식 세정과 건식 세정으로 나누어진다.

 

RCA 세정은 금속 공정 전에 사용하고

금속 공정 후에는 강한 화학 세정을 할 수 없기에 기계적인 세정을 한다.

요즘은 건식 세정으로 옮겨가게 되었다.

 

프로그램으로 칩이 동작하는지 확인한다.

수율=실제로 생산된 정상 칩의 비율

 

 

포토 공정

포토 공정이란 무엇인가?

반도체 회로정보 lay out

설계자가 설계한 반도체 회로 정보를 담고 있는 마스크 상의 패턴을 웨이퍼 상에 

도포되어 있는 포토 레지스터에 전사시키는 공정

->PR은 후속 식각 및 이온 주입 공정의 차단막 역학

 

전사=패턴 형성=패터닝=define

 

mask=> 패턴 정보가 새겨진 유리판

masking=> 포토 리지스트가 가리는 것 

 

마스크는 유리판(석영)과 크롬

 

크롬으로 덮여있는 부분은 통과하지 못하고

덮여있지 않은 부분은 빛이 닿아서 감응을 한다.

 

음성 PR은 빛을 받은 부분이 제거되지 않고

양성 PR은 빛을 받은 부분이 제거된다.

 

SIO2 부분은 식각 과정을 통해서 제거한다.

 

궁극적으로 PR은 마스킹 역할만 하게 된다.

 

 

포토 마스크

반도체 회로 정보를 담고 있는 정밀한 원판으로 석영 기판 위에 증착된 차광막에  전기적 회로를 형상화한 판

 

블랭크 마스크를 사다가 

감광액을 도포하고 Layout 데이터를 전자빔에 집어넣으면 전자 빔이 그린다.

 

세정 단계는 옵션이다.

 

HMDS는 웨이퍼 표면에 도포시키고

웨이퍼는 친수성인데 PR은 소수성이다. 

==> 접착력이 떨어진다. 

HMDS를 도포하면 접착력이 증가한다.

 

그 후에 회전 도포 기를 통해서 PR를 도포시킨다.

회전 도포 시 대부분의 용제(솔벤트)는 휘발된다.

 

소프트 베이크를 통해서 잔류 용매를 제거한다.

 

정렬은 말 그대로 정렬시켜주는 과정이고 

노광은 사진을 찍어주는 것이다. 

노광후 베이크는 PR의 화학 작용을 촉진시켜준다.

 

 

현상액을 분사해서 PR을 제거하는 것을 '현상'이라고 한다.

양성 PR과 음성 PR은 제거되는 부분이 다르다.

현재는 양성 PR을 사용한다. 미세화에 유리하기 때문이다.

 

현상 후 검사 

CD(critical Dimention)

그 레이어에서 가장 작은 사이즈 라인이다. 

 

② 강의를 수강하고 느낀 점 혹은 향후 취업 계획에 대해 정리해주세요! (200자 이상)

NAND FLASH 소자의 작동 원리를 정성적으로 쉽게 이해할 수 있었습니다. 물론 그 안에 들어가는 수식이나 물리학적인 원리에 대해서는 자세히 배워야겠지만 처음 익히기에는 적당한 수준인 것 같습니다. 

반도체 8대 공정의 개요를 알게 되었는데. 전체적인 프로세스를 익힐 수 있어서 유용했습니다. 

반도체 회사에도 여러 가지 종류가 있고 제가 연구하고 있는 분야가 전체 공정에서 어떤 부분에 해당하는지

왜 중요한지에 대해서도 알 수 있어서 좋았습니다. 취업으로 뛰어들지 공부를 좀 더 하게 될지는 모르겠지만

어떤 길을 가던 저에게 도움이 되는 것 같습니다.

 

​

 

[출처] ✨ 엔지닉 반도체 NCS 반도체 합격케어 학습인증 미션 작성 방법 (엔지닉&위포트│이공계/문과취업,자기소개서,NCS,GSAT,면접) | 작성자 엔지닉 공식계정

엔지닉&위포트│이공계/문과취업,자기소... : 네이버 카페